晶体RTC内置数字TCXO的实时时钟模块的特点

[1]前言

在电子设备和通信系统的设计和布局过程中，必须仔细考虑进入晶体振荡器和外围电路，以优化性能。作为信号源的核心，晶体振荡器必须产生一个高精度的输出，因此是对来自董事会其他部分的高频噪声天生敏感。

这个电路在设计过程中需要明确的小心谨慎。这些技术说明可作为一个设计指南，以减少多个外围电路中的噪声，其中高频噪声可能对晶体振荡器的输出特别有害。

此外，还介绍了晶体单元外围电路的设计要点。

[2]晶体振荡器外围电路

[晶体振荡器和外围电路中的噪声源]

首先，在图1中，我们指出了由晶体振荡器和外围电路产生的典型噪声类型。有三个主要的噪声源：  

1.电力线产生的噪声  

2.由输出线产生的噪声

3.由晶体振荡器产生的噪声

通常被称为“噪声”的是这三个因素的累积结果。

下面我们将解释每种类型的噪声。

1.来自电源线的噪声电压纹波和开关噪声是通常由电力线轨迹发出。

这种噪声会影响晶体振荡器的输出。此外，有必要确保由晶体振荡器产生的纹波噪声不会

流入电力线。实施这些对策还改善了隔离性，防止了其他器件产生的外部噪声流入晶体振荡器，从而保证了晶体振荡器的稳定性。

2.输出线噪声

输出线噪声是指晶体振荡器输出的信号，其中输出线作为天线。降噪技术应实现的输出信号和

物理跟踪。

3.晶体振荡器IC噪声

晶体振荡器集成电路噪声是指晶体内部集成电路和布线发出的噪声

振荡器解决这种噪声需要确保晶体振荡器的稳定电源，并确保形成所需的波形，以实现晶体振荡器的稳定运行。这些噪声源依赖于上述原因，可以通过本文后面提到的电力线和输出线技术来间接缓解。

从上述源发出的噪声水平与电流和电流回路路径成正比。因此，电流或电流环路路径阻抗的降低将导致发射的噪声水平的降低。

一般来说，在电流和电流环路路径长度之间存在以下类型的关联，因为它与晶体振荡器及其外围电路有关。

电流体积：电源线=晶体振荡器>输出线

电流回路尺寸：输出线>电源线>>晶体振荡器

输出线噪声对晶体振荡电路的影响最大，其次是噪声

电力线的贡献。与来自其他两个源的噪声相比，由实际的晶体振荡器IC发出的噪声水平通常要低得多。

【噪声对策】

到目前为止，在这些技术笔记中，我们已经检查了晶体振荡器和

他们的外围电路。在这里，我们解释了减少这种噪音的措施。降噪措施主要有三种：

1.建立稳定的电源和接地连接。

2.安装一个滤清器，以防止从电源线上发出的噪音。

3.在电路板上配置一条稳定的输出线。

1.电源和接地连接稳定

稳定的功率和接地连接是指一个极低水平的阻抗跨越一个广泛的

频带（特别是高频）以及在带宽的所有点上实现均匀电位的导体。特别地，地线代表了a

电路，因此必须达到最大的稳定性水平。这就需要设计出一个没有收缩的宽表面积的地平面。在多层板上，额外的地平面用于配置独立层上的电力线和地线。当设计涉及

焊缝，更宽的接触面积确保较低的阻抗，因此更少的噪音。不要在振荡器安装的区域下方放置任何信号线、电源电压线或GND线，包括任何内部层和电路板的另一侧。

2.电源线滤波

通常的做法是在电源线和地面线之间放置一个滤波器，以防止噪音从

晶体振荡器不泄漏到电源或地线中，反之则是为了防止噪声的产生

电源线进入晶体振荡器。通常，一个旁路电容器被用作电力线和接地线的滤波器。详细的说明如下。

a.旁路电容器

一个旁路电容器可以降低相互作用的电阻抗，并帮助稳定电路

操作，同时吸收在电力线上存在的噪声。这是一种众所周知的噪音

消去法安装一个具有适当电容值的电容将解决大多数与噪声相关的问题。

i.旁路电容器容量值

标准旁路电容值在0.01μF和1μF之间。该值应设置为尽可能低，但在电源终端VCC和电源线阻抗在的范围内

与地面的关系是一个频率，它是晶体振荡器频率的三倍。

在这里，您必须确认在此容量下的频率特性，以确保高频侧或低频带侧的阻抗水平不会

ii.安装旁路电容器

为了减少噪声，旁路电容器应安装在尽可能靠近晶体振荡器的地方。随着轨迹长度的增加，寄生电感将会增加，并引起增加

更高频率下的阻抗。旁路电容器的轨迹长度应配置为使信号通过与电力线的连接。这将迫使噪声通过旁路电容器，提高噪声消除效果。

避免采用图2a中所示的地层类型。当安装旁路电容器时。高频噪声通常以直线传播，因此噪声不会通过旁路

电容器，如果使用一个类似于如图2a所示的模式。因此，请使用图2b中所示的模式。

a)接线间距较宽的例子。高频噪声以直线传播，不通过旁路电容器。

b)接线间距较窄的例子。高频噪声被旁路电容吸收。

3.配置一个稳定的输出线

稳定的输出线是指能够有效地将晶体振荡器的输出波形转移到具有最小失真和电磁发射的所需输入端的轨迹。

配置稳定输出线的关键是确保波形特性，如tr、tf、

. VOH，VOL等，需要在输入。此外，一个稳定的输出线需要消除

不需要的信号，如超调、欠调、振铃和回声，如图3b所示。同样重要的是要了解跟踪的天线效率，以减少不必要的辐射

防止输出波形失真的措施包括：

a. 配置串行电阻

b. 配置终端电阻

c. 配置过滤器

d. 匹配的输出线阻抗

a. 配置串联电阻

将晶体振荡器连接到输入设备上，通常会产生波形失真，包括超调、欠调和振铃。这些畸变包含比振荡频率高3-7倍的高频元件，并导致发射

应该被消除的噪音。为了消除这种畸变，我们连接了串行电阻

在晶体振荡器的输出端与输出线之间，如图4所示。电阻值配置为使得晶体振荡器输出阻抗（Ro）和串行电阻（Rs）的和相当于输出线阻抗（Z0）。

可以进行测试，以确定串联电阻的最佳值。测试

该方法包括用示波器测量输出波形，并将串行电阻从低值转换到高值。最佳电阻值是在

过冲、过冲和铃声都已经被消除了。

b.配置终端电阻

终端电阻的配置在很大程度上取决于接口的类型和所使用的时钟线的类型。配置将根据这些因素而有所不同。

一般情况下，当两者之间存在不匹配时，输出波形会出现失真

输出线上的阻抗和设备输入端的阻抗。当阻抗不

匹配时，行波不能被完全接收，部分信号被反射回振荡器，导致输出波形的失真。这会导致高频噪声。

当分支晶体振荡器输出到多个器件时，这种波形失真会导致触发错误。因此，适当的终止和阻抗匹配是至关重要的。

为了防止来自接收设备的回波，输入应该以与输出线上的阻抗相同的值终止。图5显示了两种常见的终止方法：分裂终止和交流终止。

c. 过滤器配置

通常，输出波形失真可以使用串行电阻或终端来解决

抵抗过滤用于这些方法不能解决问题的情况下。使用滤波器是消除高频噪声的有效方法，但该方法会增加tr和tf（波形耗散）。因此，您必须选择一个适合于tr和tf属性的过滤器。此外，使用一个更大的电容器作为滤波器可以导致增加

电流的流动，反之也会导致噪声的增加。

d.输出线阻抗匹配

减少输出线上的波形回波要求输出线的阻抗尽可能一致。如图6所示，实现了一致的输出线阻抗

涉及配置输出线图案曲线，以便直角转换为45º角，如果可能，转换为圆曲线。此外，请避免使用通孔或t形分支。

最后，我们将介绍两种最重要的降低噪声排放的方法。

a.使用较短的输出线

在所有的电路中，输出线最容易产生噪声。因此，在设计和

布局时，应将高优先级放在允许最短的输出线无阻抗上

波动使用较短的线路将输出线谐振频率调到高

频率方面。频率越高，输出频率元件的阻尼就越大，从而使噪声发射越小。

b.使用较短的电流循环路径

如上所述，从输出线发射的噪声水平与电流成比例

循环路径长度。因此，晶体的输出和地面轨迹是很重要的

振荡器和输入装置应尽可能变短。实现这一点的一个简单方法是将地平面安装在输出轨迹的另一侧。

如上所述，对晶体振荡器及其外围电路的精心电路设计对降噪至关重要。优化的电路设计允许避免与噪声相关的问题，并使之能够

设备，以实现其充分的性能潜力。

[3]晶体单元外围电路

1)晶体单元和外围电路安装面

请尽可能在IC附近布置晶体单元、电容器和电阻。线路尽量短，不要与其他信号线交叉。

如图7所示，建议在安装晶体单元的同一板表面上提供一个宽的GND区域。

在图7中省略了电阻器Rd和Rf。

2)多层基板的横截面

如图8所示，对于多层PCB板，不要在晶体单元下布置其他信号线。

如果需要用GND进行屏蔽，则屏蔽最远离振荡电路最远的表面。

[4].在最后

请注意，这里描述的内容是针对晶体振荡器和晶体单元的外围电路设计的参考例子，不能保证。

对于晶体单元，我们建议您也可以参考振荡电路制造商的设计指南。